Ведущий RTL разработчик подсистемы памяти/Lead RTL memory subsystem developer

Привет! В настоящее время наша компания активно растёт и развивается, и мы в поиске талантливых специалистов.

Приглашаем тебя стать частью команды, которая будет запускать на рынок продукт, способный изменить отрасль.

Чем предстоит заниматься:

• RTL разработка подсистемы памяти нового вычислительного ядра «с нуля» для задач искусственного интеллекта;
• Разработка и спецификация микроархитектуры от ранних исследований архитектуры высокого уровня до микроархитектурных исследований и получения подробной спецификации;
• Разработка RTL с последующим анализом результатов синтеза для достижения
  целевых показателей.

От будущего члена команды мы ожидаем:

• Опыт разработки на Verilog/System Verilog для ASIC от 5 лет;
• Знания и опыт работы связанными с проектированием кэша;
• Опыт DFT.

Безусловными плюсами будет:

• Опыт разработки подсистем памяти сложных вычислительных ядер CPU/GPU;
• Хорошее владение Linux;
• Уверенное владение скриптовыми языками (python/tcl/shell scripting);
• Любой смежный опыт, который поможет вам привнести новые компетенции в команду и улучшить внутреннее взаимодействие.

Мы предлагаем:

• Возможность работать на острие технического прогресса, принимать участие в создании самых современных и совершенных решений. Мы будем создавать продукты, которыми вы будете гордиться;
• Широкие перспективы профессионального роста. Много сложной и интересной работы позволят развивать ваши способности и расширять знания каждый день;
• Работу в команде, которая будет слышать ваше мнение, и руководство, которое будет на него опираться;
• Гибкий и гибридный график работы. Мы ценим результат, а не количество проведённого в офисе времени;
• Работа в аккредитованной IT-компании с предоставлением отсрочки;
• Комфортный офис, ДМС и все прочие плюшки, к которым вы уже привыкли.